論文
公開件数:73件
No. 掲載種別 単著・共著区分 タイトル 著者 誌名 出版者 巻号頁 出版日 ISSN DOI URL 概要
1 研究論文(学術雑誌)
共著
Delta–sigma DAC with jitter-shaper reducing
jitter noise
Yuki Watanabe, Satoshi Saikatsu, Michitaka Yoshino, Akira Yasuda,
Analog Integrated Circuits and Signal Processing

On line
2015/07/11

10.1007/s10470-015-0600-5


2 研究論文(学術雑誌)
共著
Continuous-time delta-sigma modulator using vector filter in feedback path to reduce effect of clock jitter and excess  loop delay
Yuki Kimura, Akira Yasuda, Michitaka Yoshino
Springer Analog Integrated Circuits and Signal Processing

On line
2013/02/01




3 (MISC)総説・解説(学術雑誌)
共著
A Four-paralleled Second-order Time Interleaved Delta-Sigma Modulator using a Vector Filters
Yoshihiro Kitahara , Satoshi Saikatsu, Michitaka Yoshino, Akira Yasuda
2012 International Conference of Analog VLSI Circuits


2012/10




4 (MISC)総説・解説(学術雑誌)
共著
Anti-aliasing Subsampling Mixer using Blocker Filter Technique
Shuhei Kato, Kazuya Kobayashi, Akira Yasuda, Michitaka Yoshino
2012 International Conference of Analog VLSI Circuits


2012/10




5 研究論文(学術雑誌)
共著
Digitally Driven Speaker System Using Direct Digital Spread Spectrum Technology to Reduce EMI Noise
Masayuki Yashiro, Mitsuhiro Iwaide, Akira Yasuda, Michitaka Yoshino, Kazuyki Yokota,
Yugo Moriyasu, Kenji Sakuda, and Fumiaki Nakashima
Audio Engineering Society 133st Convention

Paper No. 8726
2012/10




6 研究論文(学術雑誌)
共著
A novel sharp beam-forming flat panel loudspeaker using digitally driven speaker system
Mitsuhiro Iwaide, Michitaka Yoshino, Daigo Kuniyoshi, Kazuyuki Yokota, Moriyasu Yugo, Kenji Sakuda, Fumiaki Nakashima, Masayuki Yashiro, and Akira Yasuda
Audio Engineering Society 131st Convention

Convention Paper 8469
2011/10




7 研究論文(学術雑誌)
共著
"Continuous-time delta-sigma modulator using vector filter in feedback path to reduce effect of clock jitter and excess loop delay
Yuki Kimura, Akira Yasuda, Michitaka Yoshino
IEEJ AVLSIWS2012


2011/10




8 研究論文(学術雑誌)
共著
Complex Bandpass ΔΣ Modulator with Bandpass Error Feedback Structure
Shuhei Kato, Satoshi Saikatu, Akira Yasuda, Michitaka Yoshino
IEEJ AVLSIWS2012


2011/10




9 研究論文(学術雑誌)
共著
A novel audio playback chip using digitally driven speaker architecture with 80%@-10dBFS power
efficiency, 5.5W@3.3V supply and 100dB SNR
Michitaka Yoshino, Mitsuhiro Iwaide, Daigo Kuniyoshi, Hajime Ohtani, Akira Yasuda and Jun-ichi Okamura
IEEE CICC2011

1-4
2011/09




10 (MISC)総説・解説(学術雑誌)
共著
A Novel Universal-Serial-Bus-Powered Digitally Driven Speaker System with Low Power
Dissipation and High Fidelity
Kyousuke Watanabe
Audio Engineering Society 129st Convention

Arreys/ No. 8236
2010/11




11 研究論文(学術雑誌)
共著
A Novel boost Class-D Amplifier using a H-Bridge Circuit
Hirotaka Tsuchiya,Yoshino Michitaka,Naoto Shinkawa*, Non-member, Hiroyuki Akaba,Akira Yasuda
IEEJ Trans. on Electrical and Electronic Engineering

Vol. 5/ Issue 6, 660–663
2010/11/01



A novel class-D amplifier with a boost mode is proposed. It solves a problem that cannot boost signal over a power supply when a certain power supply given. The proposed amplifier can output higher voltage than a power supply voltage. Since the boost DC-DC converter circuit and the class-D amplifier utilize similar switching circuits, the boost DC-DC function is implemented within a class-D amplifier circuit. The half-bridge circuit utilized in a conventional class-D amplifier is replaced with an H-bridge circuit. The simulation results show that the output voltage swing is twice the value of the power supply voltage without an external boost DC-DC converter. The parameter of SNR and THD are 103.5 dB and 0.0058%, respectively
12 (MISC)総説・解説(学術雑誌)
共著
A pipelined ADC using a Background Calibration with a High-pass Mismatch Shaper and Delta-Sigma Modulation
Naoki Komatsu,Shotaro Takahashi, Kei Yamaguchi
IEEJ AVLSIWS2010


2010/09




13 (MISC)総説・解説(学術雑誌)
共著
Noise reduction of TDC by using a GRO TDC and a noise shaping structure
Kazuya Kobayashi, Yusuke Fukasawa
IEEJ AVLSIWS2010


2010/09




14 (MISC)総説・解説(学術雑誌)
共著
A Boost Class-D Amplifier
Hirotaka Tsuchiya, Naoto Shinkawa, Ashida Hirotaka
IEEJ AVLSIWS2009

pp. 11-15
2009/11




15 (MISC)総説・解説(学術雑誌)
共著
A novel beam-forming loudspeaker system using digitally driven speaker system
Kyousuke Watanabe, Hajime Ohtani
Audio Engineering Society 127st Convention

Arreys/ No. 7950
2009/10




16 (MISC)総説・解説(学術雑誌)
共著
A novel driver circuit for digital speaker system reducing nonideality of an output transistor
Yuichi Futaoka, Naoto Shinkawa, Tomohiro Tsuchiya, Katsuaki Sakurai, Hiroyuki Akaba
IEEJ AVLSIWS2008


2008/08




17 研究論文(学術雑誌)
共著
Jitter shaping circuit for a high-precision sample and hold circuit
Daisuke Iijima, Takuya Tsunemi, Katsuaki Sakurai, and Yuichi Futaoka
IEEJ AVLSIWS2008


2008/08




18 研究論文(学術雑誌)
共著
A Digitally Direct Driven Dynamic-Type Loudspeaker
Kuroki, Kazushige; Saito, Ryota; Shinkawa, Naoto; Tsuchiya, Tomohiro
udio Engineering Society 124st Convention

Microphones and Loudspeakers/ No. 7333
2008/05




19 研究論文(学術雑誌)
共著
Low-jitter Digital PLL with Vernier TDC for Reducing Mismatch Effects
Daijyu Masuda, Yosuke Yamanaka
IEEJ AVLSIWS2007

pp. 136-141
2007/11




20 研究論文(学術雑誌)
共著
A Digitally Direct Driven Small Loud Speaker,
Kazushige Kuroki
Audio Engineering Society 13th Regional Convention

AES_JPN07/ No. 0033, pp. 1-6
2007/07




21 研究論文(学術雑誌)
共著
New fractional-N digital frequency synthesizer using fractional
frequency comparator
Yousuke Yamanaka, Masao Zen, Yousuke Terada
IEEJ AVLSIWS2006,

PLL and Oscillators/ No. 32, pp. 1-4
2006/11




22 研究論文(学術雑誌)
共著
High-speed Lock-up and low jitter digital PLL with a digital counter
Masao Zen, Yousuke Terada, Yousuke Yamanaka,
IEEJ AVLSIWS2006

PLL and Oscillators,/ No. 33, pp. 1-6
2006/11




23 研究論文(学術雑誌)
共著
A Cascaded Delta-Sigma DAC with DWA for Decreasing Mismatch Effect
Terada Yousuke, Katsumi Syunsuke, Zen, Masao
Audio Engineering Society 121st Convention

igh Resolution Audio, No. 6868
2006/10




24 研究論文(学術雑誌)
共著
Digital-Driven Piezoelectric Speaker using Multi-Bit Delta-Sigma Modulation
Ueno Hajime, Ogata Katsuya, Soga Tsuyoshi
Audio Engineering Society 121st Convention

Loudspeakers, No. 6943
2006/10




25 研究論文(学術雑誌)
共著
A Single-chip Audio System with Delta–Sigma DAC and Class-D Amplifier
Akinori Ohkubo, Katsuya Ogata, and Hajime Ueno
IEEE ISCAS2006

1, pp. 5740-pp. 5743
2006/05




26 研究論文(学術雑誌)
共著
A second-order continuous-time sigma-delta modulator with Jitter tolerance,
Koichiro Sato
IEEJ AVLSIWS2005

Data Converters
2005/10



Koichiro Sato
27 研究論文(学術雑誌)
共著
A Background Timing Mismatch Compensation Method for Time-interleaved ADC
Tomoharu Ogihara, Hideto Kondo
IEEJ AVLSIWS2005

Data Converters
2005/10




28 研究論文(学術雑誌)
共著
A 900-MHz Front-end Subsampling Mixer using a Halfband FIR filter
Takahiro Otsuka
IEEJ AVLSIWS2005

Radio Frequency/ I
2005/10




29 研究論文(学術雑誌)
共著
A class-D amplifier using second-order noise shaping,
Akinori Ohkubo,
IEEJ AVLSIWS2005

Amplifiers
2005/10




30 (MISC)総説・解説(学術雑誌)
共著
A NEW BACKGROUND CALIBRATION METHOD FOR PRECISE MISMATCH DETECTION OF A PIPELINED ADC
Yoshimasa Serizawa, Jun Tayama, Akira Yasuda
IEEE MWSCAS2005

MWSCAS2005, 201
2005/08



In this paper, a background method for detecting and correcting timing errors in a two-channel time-interleaved analog-to-digital converter (ADC) is described. In time-interleaved ADCs, offset mismatch, gain mismatch, and timing error of the channels deteriorate its performance. The proposed method involves both the detection and correction of the timing errors. Essentially, a PN signal is superposed on an analog input. The timing error is detected by using the correlation between the digital output of the ADC and PN signals. The method can detect the relation between the clock phases among the internal ADCs. By using the detected phase relations, it corrects the timing mismatch. The MATLAB simulation results reveal that this method is extremely useful for realizing interleaved ADCs for high-speed and high-precision applications. The simulation results show that the SNDR and the SFDR improve by 18.4 dB and 38.78 dB, respectively.
31 (MISC)総説・解説(学術雑誌)
共著
素子値ミスマッチの影響を低減したアナログFIRフィルタを用いたカスケード型ΔΣDAC
柴田 政範、安田 彰、航一郎、曽我 剛
米国電気学会 中西部回路とシステムワークショップ

MWSCAS2005/ 1, 246
2005/08



In this paper, a cascaded small-size delta-sigma DAC with an analog FIR filter including the mismatch shaping function is proposed in order to relax the specification of the continuous-time LPF for a reconstruction filter and components mismatch. The mismatch shaping function can be realized by only a few switches, which drastically reduce the hardware size of the mismatch shaping function. In addition, the degradation caused by the gain mismatch between first and second stage of the cascaded delta-sigma DAC (CDS-DAC) can be reduce by proposed technique.
32 (MISC)総説・解説(学術雑誌)
共著
A class-D amplifier using a spectrum shaping technique
Akira Yasuda, Takashi Kimura, Koichiro Ochiai, and Toshihiko Hamasaki
IEEE CICC2004

Proceeding of CICC2004, 173-176
2004/10



In this paper, we propose a new class-D amplifier with a lower-frequency reference signal by using a spectrum shaping technique, in order to reduce an out-of-band noise, which improves an interference problem even when radio equipment independently designed. The peak-level of the measured out-of-band noise is 15dB lower than conventional class-D amplifier. The chip realizes THD of 0.45% and SNR of 81dB. The test chip can operate at single 2V power supply.
33 (MISC)総説・解説(学術雑誌)
共著
A Cascaded Delta-Sigma DAC using an analog FIR filter
with a new mismatch shaper
Akira Yasuda, Koichiro Sato, Masahiro Shibata, and Soga Tsuyoshi
IEEJ AVLSIWS2004

IEEJ AVLSIWS2004,, 192-196
2004/10



In this paper, a cascaded delta-sigma DAC using an analog FIR filter is presented. The out-of-band noise caused by an internal DAC can be attenuated by an analog FIR filter. The number of the tap is lower than the number of conventional analog FIR filter taps maintaining the stop-band attenuation. In addition, the performance degradation caused by the mismatching among components constructing the internal DAC can be reduced using the proposed new mismatch shaper, which realizes second-order or higher-order mismatch shaping. The simulation result shows a 30 dB reduction of the out-of-band noise and a 112.4 dB of SNR when the oversampling ratio is 64.
34 (MISC)その他記事
単著
選択装置およびこれを用いたA/D変換器並びにD/A変換器

特許庁


2002/11



特許3367800
35 (MISC)その他記事
共著
送信装置

特許庁


2002/10



特許3360912
36 (MISC)その他記事
単著
選択装置

特許庁


2002/08



特許3338268
37 (MISC)その他記事
共著
A Fourth-Order Bandpass Δ‐Σ Modulator Using Second-Order Bandpass Noise-Shaping Dynamic Element Matching

IEEE Journal of Solid-State Circuits


2002/07



高速高精度ADCを実現する方法として、バンドパスΔΣ変調器を用いた周波数分割マルチビットΔΣADCを提案する。本論文では、我々が提案しているノイズシェーピング・ダイナミック・エレメント・マッチング法をバンドパスΔΣ変調器にはじめて適用し、素子精度の影響を緩和させ高速高精度ADCを実現した。また、バンドパス・ノイズシェーピング・ダイナミック・エレメント・マッチング法の原理を解説した。
38 (MISC)その他記事
共著
周波数変換機能を有するA/D変換装置およびこれを用いた無線機

特許庁


2002/05



特許3310114
39 (MISC)その他記事
単著
二値信号の比較装置及びこれを用いたPLL回路

特許庁


2001



特開2000‐021596
40 (MISC)その他記事
共著
A Fourth-Order Bandpass-Modulator Using Second-Order Bandpass Noise-Shaping Dynamic Element Matching

IEEE ESSCIRC (2001)


2001/05



高速変換可能なmult-bitバンドパス型ΔΣAD変換器を提案する。従来のバンドパスΔΣ型ADCは内部DACが1bitであったため、高いオーバーサンプリング比が必要で、高速変換が困難であった。内部DACをmulti-bit化することでこの問題を解決できるが、1bit DACは原理的に線形であるのに対し、 multi-bit DACは素子のミスマッチなどによる非線形性を持つため、これがAD変換器全体の性能を劣化させてしまう。本提案では、我々が提案したバンドパス型ノイズシェーピング・ダイナミック・エレメント・マッチング法を内部DACに適用し、この問題を解決する。また、バンドパスΔΣ変調器の中心周波数を可変する方法についても述べる。 520~523頁 共著者:Takeshi Ueno, Akira Yasuda, Takafumi Yamaji and Tetsuro Itakura
41 (MISC)その他記事
単著
周波数変換機能を有するA/D変換装置およびこれを用いた無線機 

特許庁


2000



特開2000‐114880
42 (MISC)その他記事
共著
無線装置

特許庁


2000



特開2000‐022625
43 (MISC)その他記事
共著
A Digital-to-RF Converter Architecture Suitable for a Digital-to-RF Direct-Conversion Software Defined Radio Transmitter

IEICE Transactions B Vol. E83-B


2000/06



次々世代携帯電話を実現するソフトウェア無線器技術には、高精度広帯域デジタル信号-RF信号変換機が必要不可欠であるが、これまでこれを実現する技術は報告されていない。本論文では、Δ‐Σ変換機を用いたソフト無線機用1‐GHz帯デジタル信号-RF信号変換機を提案する。本提案に基づき試作したテストチップでは、ソフトウェア無線器に充分な特性が示された。 1254~1260頁 共著者:Akira Yasuda, Takafumi Yamaji, Hiroshi Tanimoto and Yasuo Suzuki
44 (MISC)その他記事
単著
(博士論文) Δ‐Σ変調器を用いた素子バラツキにロバストなアナログ/デジタル混載回路に関する研究

法政大学


2000/03



アナログLSIでは、アナログ素子値がプロセスのゆらぎなどにより変動するため、回路の特性がその影響を受け劣化する。素子ばらつきには、絶対値ばらつきと、相対値ばらつきがある。連続時間フィルタでは、素子値の絶対値を用いてカットオフ波数などを設定しており絶対値ばらつきが問題となる。ADCやDACでは、素子の相対精度を利用して変換を行うため相対値ばらつきが問題となる。本論文では、フィルタにおいては、ΔΣ変調器を応用した方法を提案し、この方法が絶対精度ばらつきの影響を低減できることを明らかにした。また、ADC、DACに対してはノイズシェーピング・ダイナミック・エレメントマッチング法(NSDEM)を提案し、これによって相対精度の影響を緒幅に低減できることを明らかにした。さらに、Δ‐Σ変調器およびNSDEMを応用した周波数変換機能をもったΔ‐Σ変調器を提案し、周波数変換型Δ‐Σ変調器の構成法を明らかにした。
45 (MISC)その他記事
共著
アナログ/デジタル変換装置

特許庁


1999



特開平11‐330965
46 (MISC)その他記事
単著
A/D変換器

特許庁


1999/12



特許3011424
47 (MISC)その他記事

High Speed ADC/DAC Using Delta-Sigma Modulation -Toward SDR Transceiver-

IEEE, MWE 1999, WS-7-3


1999/12




48 (MISC)その他記事
共著
A 2.7-V, 200-KHz, 49-dBm, Stopband-IIP3, Low-Noise, Fully Balanced, Gm-C filter IC

IEEE Journal of Solid-State Circuits Vol.34, No.8


1999/08



実抵抗終端2.7V動作低ひずみ低雑音トランスコンダクタ―C型フィルターを提案する。ダイレクトコンバージョン受信機を実現するためには、低雑音かつ低ひずみ特性が要求されるが、提案するトランスコンダクタを用いることでこれを実現している。また、携帯機器でのバッテリーオペレーションのために低電圧動作を可能とした。半導体プロセスばらつきによるカットオフ周波数の変動は、1本の外部抵抗によってチューニングしている。試作したフィルタの阻止域3次inter-modulation intercept point (IIP3)は、49dBm、入力換算雑音は、28nV/√Hzであった。 1155~1159頁 共著者:T.Itakura, T.Ueno, H.Tanimoto, A.Yasuda, R.Fujimoto, T.Arai and H.Kokatsu
49 (MISC)その他記事
単著
サンプリング装置

特許庁


1998



特開平10‐163912
50 (MISC)その他記事
共著
直流オフセット除去機能を備えた受信機およびこれを用いた通信システム

特許庁


1998



特開平10‐093647
51 (MISC)その他記事
共著
A Third-Order Δ‐Σ Modulator Using Second-Order Noise-Shaping Dynamic Element Matching

IEEE Journal of Solid-State Circuits Vol.33, No.12


1998/12



多ビットΣΔ変調器は、低消費電力高精度高速変換器を構成する方法として大変魅力的である。しかし、内部DAC変換機の変換精度によって全体の変換精度が決まってしまうため、これを解決するノイズ・シェーピング・ダイナミック・エレメント・マッチング法を我々は提案した。本論文では、従来のNSDEM法の問題であったハードウェアを小型化する木構造NSDEMを提案する。これを応用し内部9値DACを用いた3次ΔΣADCおよびDACを試作した。このチップは、帯域100kHzでダイナミックレンジ80dB(ADC)、79dB(DAC)、消費電力は9.6mW(ADC)、5.2mW(DAC)とこれまで報告された中で最小電力を実現している。 1879~1886頁 共著者:A.Yasuda, H.Tanimoto and T.Iida
52 (MISC)その他記事
共著
Bandpass Σ‐Δ Modulator with Frequency Converters in Feedback Loop

IEE Electronics Letters Vol.34, 26th, No.24


1998/11



ΣΔ変調器のループ内に周波数変換器を挿入したバンドバスΣΔ変調器を提案する。内部ADCおよびDACのサンプリング周波数は、全体の動作周波数よりも低く設定することが可能である。このとき従来の方法では、折り返し雑音が問題となるため、ADCおよびDACの前段に折り返し雑音を提言するフィルタが必要であったが、提案する方法ではこれらの雑音は、ΣΔ変調器のループ利得によって抑圧されるため、これらのフィルタは不要となる。一方、従来の方法では、内部のDACおよび周波数変換機の歪の影響が全体の性能を決定する。本稿では、NSDEM法を用いた周波数変換器を提案しこの問題を解決する。 2293~2295頁 共著者:A.Yasuda and H.tanimoto
53 (MISC)その他記事
共著
アナログフィルタ特性への要求を緩和したπ/4シフトQPSK信号発生器

電子情報通信学会論文誌 A Vol.J81-A, No.3


1998/03



携帯端末の小型、高精度化、低消費電力化は重要な課題である。これを実現する方法として、アナログFIRフィルタを用いたπ/4シフトQSPK信号発生器を提案する。相対素子ばらつきの影響の少ないアナログFIRフィルタを用い、隣接チャネル雑音を減衰させ、連続時間系LPF特性への要求を大幅に緩和させる。さらに、ROMデータを逆特性で補正することにより、アナログFIRフィルタによる変調精度劣化を改善した。これらにより、後置される連続時間系LFPの消費電力も提言させることが可能となった。試作チップでは、変調精度1.8%以下、隣接チャネル(600kHz)漏洩電力-60dBc以下、消費電力17mWであった。 328~335頁 共著者:安田彰、谷本洋、小田孝子
54 (MISC)その他記事

A 2.7V 200kHz 49dBm-IIP3 28nV/rootHz Input-Referred-Noise Fully-Balanced Gm-C Filter IC

IEEE ISSCC Dig. Tech. Papers


1998/02



220~221頁 共著者:T.Itakura, T.Ueno, A.Yasuda, R.Fujimoto, T.Arai, H.Kokatsu
55 (MISC)その他記事

A 0kHz, 9.6mW multi-bit Σ‐Δ DAC and ADC using Noise Shaping Dynamic Elements Matching with a Tree Structure

IEEE ISSCC Dig. Tech. Papers


1998/02



64~65頁 共著者:A.Yasuda, H.Tanimoto, T.Iida
56 (MISC)その他記事
単著
選択装置 

特許庁


1997



特開平09‐186601
57 (MISC)その他記事
単著
信号発生装置およびこれを用いた送信装置

特許庁


1997



特開平09‐051271
58 (MISC)その他記事
共著
An Addre-Free Method for a Small Size π/4 Shift QPSK Signal Generator

IEICE Trans. Fundamentals Vol.E80-A, No.2


1997/02



従来のQSPK信号発生器では、デジタル加算器がチップ面積を大きくする要因となっていた。本論文では、Σ‐Δ変換機およびアナログ電流加算器を用いた、デジタル加算器が不要な信号発生器を提案する。ロールオフフィルタのインパルスレスポンスは、Σ‐Δ変調器であらかじめ1ビット信号に変換し、ROMに記憶させておく。これらにより、チップは大幅に小型化され0.8mm×0.8mmで実現できた。0.8μCMOSを用いてチップを試作し、2.7V動作で1.8%の変調精度が得られた。 291~295頁 共著者:Akira Yasuda, Hiroshi Tanimoto, Chikaku Takahashi, Akira Yamaguchi and Masayuki Koizumi
59 (MISC)その他記事
共著
Noise Shaping Dynamic Element Matching Method using Tree Structure

IEE Electronics Letters Vol.34, No.2, 16th


1997/01



木構造ベクトル量子化器を用いたノイズシェーピング・ダイナミック・エレメント・マッチング法を提案する。この方法によって、ハードウェア規模がN log NのオーダーからNへ低減される。 130~131頁 共著者:Akira Yasuda and Hiroshi Tanimoto
60 (MISC)その他記事
単著
選択装置およびこれを用いた無線装置

特許庁


1996



特開平08‐154058
動作速度を低く抑え誤差を低減し、さらに所定の周波数における誤差を低減しうる選択装置を提供することを目的とする
61 (MISC)その他記事
共著
周波数変換機能を有するA/D変換装置およびこれを用いた無線機  

特許庁


1996



特開平08‐088577
62 (MISC)その他記事
共著
An Offset-Free LPF for π/4-Shift QPSK Signal Generator

IEEE Journal of Solid-State Circuits Vol.31


1996/12



ダイレクトコンバージョン方式では、DCオフセットが受信性能を大きく劣化させる要因となる。本論文では、このDCオフセットが原理的に発生しないローパスフィルタを提案する。また、Σ‐Δ変調器を用いることで、フィルタのカットオフ周波数が変動した場合でも変調精度が劣化しない信号発生器を提案する。 2051~2055頁 共著者:Hiroshi Tanimoto, Tetsuo Itakura, Takashi Ueno, Akira Yasuda and Kazuhiro Oda
63 (MISC)その他記事

ノイズシェーピング・ダイナミック・エレメント・マッチング法

電子情報通信学会 1996年度基礎・境界ソサイエティ大会 A-13


1996/09



13頁 共著者:安田彰、谷本洋
64 (MISC)その他記事

An Offset-Free LPF for π/4-shift QPSK Signal Generator

IEEE ISSCC Dig. Tech. Papers


1996/02



284~285頁 共著者:H.Tanimoto, T.Itakura, T.Ueno, A.Yasuda, K.Oda
65 (MISC)その他記事
単著
変調信号発生装置

特許庁


1995



特開平07‐336402
66 (MISC)その他記事
共著
送信装置 

特許庁


1995



特開平07‐202961
67 (MISC)その他記事
単著
カレントミラー回路

特許庁


1995



特開平07‐175536
68 (MISC)その他記事

加算器を不用にした小型π/4シフトQPSK信号発生器

電子情報通信学会 CAS95-46, ICD95-121


1995/09



17~24頁 共著者:安田彰、谷本洋、高橋誓、山口明、小泉正幸
69 (MISC)その他記事

A Small-Size Adder-Free π/4-Shift QPSK Signal Generator

IEEE Custom Integrated Circuits Conference Dig. Tech. Papers


1995/05



315~318頁 共著者:A.Yasuda, H.Tanimoto, C.Takahashi, A.Yamaguchi, M.Koizumi
70 (MISC)その他記事
共著
信号発生装置

特許庁


1994



特開平06‐224955
71 (MISC)その他記事
単著
D/A変換装置およびA/D変換装置

特許庁


1994



特開平06‐097830
72 (MISC)その他記事

A Self-Oscillating Inverter System with Optimal PWM Pattern

IEEE, IECON 1987 Vol.1


1987/09



375~382頁 共著者:A.Yasuda, H.Kobayashi
73 (MISC)その他記事

A Feedback ON-OFF Control Law for DC Motor Position Servo System

IEEE, IECON 1986 Vol.2


1986/09



579~584頁 共著者:A.Yasuda, H.Kobayashi